Przeglądaj źródła

Undo the AI slop

ZiB 3 miesięcy temu
rodzic
commit
e1dfcccbd0
1 zmienionych plików z 8 dodań i 10 usunięć
  1. 8 10
      lid.scad

+ 8 - 10
lid.scad

@@ -106,12 +106,11 @@ module lid() {
   color("#004B49")
   difference() {
     union() {
-      if (!EPD_IS_LID)
-        // Flat ceiling plate for test-fit lid (no epd_case)
-        translate([0, -WALL, FLANGE_H])
-          rounded_box(OUT_L, OUT_W, LID_T, CORNER_R);
+      // Flat ceiling plate for test-fit lid (no epd_case)
+      translate([0, -WALL, FLANGE_H])
+        rounded_box(OUT_L, OUT_W, LID_T, CORNER_R);
       if (EPD_IS_LID)
-        translate([OUT_L/2 - epd_case_w/2, OUT_W - WALL, LID_T])
+        translate([OUT_L/2 - epd_case_w/2, OUT_W - WALL, LID_T + WALL])
           rotate([-EPD_ANGLE, 0, 0])
             translate([0, -epd_case_d, 0])
               epd_case();
@@ -127,11 +126,10 @@ module lid() {
     }
 
     // FPC cable slot — through flat ceiling plate (test-fit lid only; EPD_IS_LID uses epd_case slot)
-    if (!EPD_IS_LID)
-      translate([PCB_OX + FPC_CX - FPC_NOTCH_W/2,
-                 LID_Y_LEN - 3 - FPC_U_DEPTH + FPC_U_T,
-                 FLANGE_H - 0.1])
-        cube([FPC_NOTCH_W, FPC_SLOT_W, LID_T + 0.2]);
+    translate([PCB_OX + FPC_CX - FPC_NOTCH_W/2,
+               LID_Y_LEN - 3 - FPC_U_DEPTH + FPC_U_T,
+               FLANGE_H - 0.1])
+      cube([FPC_NOTCH_W, FPC_SLOT_W, LID_T + 0.2]);
   }
 
   // Display mockup — seated inside epd_case, preview only